lzh电子论坛

欢迎来到lzh电子论坛:
如果您对电子技术感兴趣就加入我们吧!在这里互相交流互相学习!主要讨论的方向有:单片机,ARM,PCB板设计,FPGA,汇编,C/C++等方面。
-----lzh电子论坛
lzhbbs.top-me.com
lzh电子论坛

电子的道路是孤独的,要懂得左手温暖右手,要懂得把debug当作快乐去欣赏,去享受,那样你才会成功...

欢迎访问lzh电子论坛。可通过【谷歌,SOSO,搜狗】搜索“lzh电子论坛”直接进入论坛。点击了解论坛详细制度


    MII、RMII、***II、GMII接口简介

    分享
    avatar
    Admin
    管理员
    管理员

    帖子数 : 869
    威望 : 15
    注册日期 : 12-11-23
    年龄 : 25

    MII、RMII、***II、GMII接口简介

    帖子 由 Admin 于 2014-03-28, 12:41 pm

    以太网媒体接口有:MII、RMII、***II、GMII。    
     
      所有的这些接口都从MII而来,MII是(Medium Independent Inte***ce)的意思 ,是指不用考虑媒体是铜轴、光纤、电缆等,因为这些媒体处理的相关工作都有PHY或者叫做MAC的芯片完成。   
     
      MII支持10兆和100兆的操作,一个接口由14根线组成 ,它的支持还是比较灵活的,但是 有一个缺点是因为它一个端口用的信号线太多,如果一个8端口的交换机要用到112根线,16端口就要用到224根线,到32端口的话就要用到448根线, 一般按照这个接口做交换机,是不太现实的,所以现代的交换机的制作都会用到其它的一些从MII简化出来的标准,比如RMII、***II、GMII等。    
     
    MII (Media Independent Inte***ce,介质无关接口)
     
      MII,即媒体独立接口,是IEEE-802.3定义的以太网行业标准,用于 Fast Ethernet MAC-block 与各种类型的PHY 连接。 它包括一个数据接口 ,以及一个MAC和PHY之间的管理接口 。
     
      数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号 。
      
      管理接口是个双信号接口:一个是时钟信号,另一个是数据信号。通过管理接口,上层能监视和控制PHY 。   
     
      在其他速率下工作的与 MII等效的接口有:AUI(10M以太网)、GMII(Gigabit以太网)和XAUI(10-Gigabit以太网)。   
     
    RMII (Reduced Media Independant Inte***ce )
     
      RMII是简化的MII接口 ,在数据的收发上它比MII接口少了一倍的信号线,所以它一般要求是50兆的总线时钟 。RMII一般用在多端口的交换机,它不是每个端口安排收、发两个时钟,而是所有的数据端口公用一个时钟用于所有端口的收发 ,这里就节省了不少的端口数目。RMII的一个端口要求7个数据线 ,比MII少了一倍,所以交换机能够接入多一倍数据的端口。和MII一样,RMII支持10兆和100兆的总线接口速度 。    
     
    ***II
     
      ***II是由思科提出的一种媒体接口,它有比RMII更少的信号线数目,S表示串行的意思 。因为它只用一根信号线传送发送数据,一根信号线传输接受数据 ,所以在时钟上为了满足100的需求,它的时钟频率很高, 达到了125兆,为什么用125兆,是因为数据线里面会传送一些控制信息 。***II一个端口仅用4根信号线完成100信号的传输,比起RMII差不多又少了一倍的信号线。***II在工业界的支持力度是很高的。同理,所有端口的数据收发都公用同一个外部的125M时钟 。     
     
    GMII (Gigabit MII)    
     
      GMII是千兆网的MII接口,这个也有相应的RGMII接口,表示简化了的GMII接口。
     
      GMII采用8位接口数据,工作时钟125MHz,因此传输速率可达1000Mbps 。
     
      同时兼容MII所规定的10/100 Mbps工作方式。  
     
     
      发送器:
        GTXCLK,吉比特TX信号的时钟信号(125MHz );
        TXCLK,10/100M信号时钟;
        TXD[7:0],被发送数据;
        TXEN,发送器使能信号 ;
        TXER,发送器错误 (用于破坏一个数据包)。  
     
      注:在千兆速率下,向PHY提供GTXCLK信号,TXD、TXEN、TXER信号与此时钟信号同步。否则,在10/100M速率下,PHY提供 TXCLK时钟信号,其它信号与此信号同步。其工作频率为25MHz(100M网络) 或2.5MHz(10M网络) 。
     
     
      接收器:
        RXCLK,接收时钟信号(从收到的数据中提取,因此与GTXCLK无关联);
        RXD[7:],接收数据;
        RXDV,接收数据有效指示 ;
        RXER,接收数据出错指示 ;
        COL,冲突检测(仅用于半双工状态) 。
     
     
      管理配置:
        MDC,配置接口时钟;
        MDIO,配置接口I/O。
     
      管理配置接口控制PHY的特性。该接口有32个寄存器地址,每个地址16位。其中前16个已经在“IEEE 802.3,2000-22.2.4 Management Functions”中规定了用途,其余的则由各器件自己指定。

      目前的日期/时间是2018-04-25, 6:45 am